PATENT ABSTRACTS OF JAPAN

NEC-5082



(11)Publication number:

06-203596

(43)Date of publication of application: 22.07.1994

(51)Int.CI.

G11C 29/00 G06F 11/16

(21)Application number: 05-104442

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

30.04.1993

(72)Inventor: LEE HYONG-GON

CHO SUNG-HEE

KIM SE-JIN

(30)Priority

Priority number: 92 9222114

Priority date: 23.11.1992


Priority country: KR

(54) METHOD FOR ARRANGING MEMORY CELL ARRAY OF SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To provide a semiconductor memory device using an ECC circuit, in which the saving efficiency of a single bit defect, a defect on a bit line, and a defect on a word line can be increased to the maximum.

CONSTITUTION: A memory cell array 40 is arranged so as to be electrically separated by a row decoder 51 equipped with a string selection line and a word line independently operated for each bit, and a normal bit and a parity bit are stored by each one bit in each separated memory cell array. Therefore, even when a defect is generated in the string selection line or the word line, an error generated in data due to the defect is 1 bit so that it can be easily corrected by an ECC circuit.



LEGAL STATUS

[Date of request for examination]

30.06.1993

[Date of sending the examiner's decision of

22.04.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision 09-12107

of rejection]

[Date of requesting appeal against examiner's 22.07.1997

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特新庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-203596

(43)公開日 平成6年(1994)7月22日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

G11C 29/00

302

6866-5L

G06F 11/16

3 1 0 H 7313-5B

審査請求 有 請求項の数12 (全 12 頁)

(21)出願番号

特願平5-104442

(22)出顧日

平成5年(1993)4月30日

(31)優先権主張番号 1992 P 22114

(32)優先日

1992年11月23日

(33)優先権主張国

韓国(KR)

(71)出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅灘洞416

(72)発明者 李 炯坤

大韓民国京畿道水原市勸善区仁溪洞319番

地 6号韓信アパート101棟414号

(72)発明者 趙 星熙

大韓民国京畿道水原市八達区梅灘洞101番

地52号

(72)発明者 金 世振

大韓民国京畿道水原市勘善区仁溪洞956番

地 4 号京東ビーラ301号


(74)代理人 弁理士 髙月 猛

(54) 【発明の名称】 半導体メモリ装置及びそのメモリセルアレイの配置方法

(57)【要約】

【目的】ECC回路を使用した単ピット欠陥、ピット線 上の欠陥、及びワード線上の欠陥の救済効率が最大限に 高められた半導体メモリ装置を提供する。

【構成】メモリセルアレイ40を、各ピットについて独 立的に動作するようにされたストリング選択線及びワー ド線を備えたローデコーダ51により電気的に分離して 配置するようにし、その分離された各メモリセルアレイ に1ビットずつナーマルビット及びパリティビットを記 憶させるようにする。したがって、ストリング選択線或 いはワード線に欠陥が発生しても、その欠陥によりデー 夕に生じる誤りは1ビットなのでECC回路で容易に訂 正できる。



2

【特許請求の範囲】

【請求項1】 ノーマルビット及びパリティビットを使用してECC回路により誤り訂正動作を行うようにされた半導体メモリ装置において、

1度のアクティブ周期のとき同時に感知されるノーマルビット及びパリティビットの1ビットずつに対応させて 電気的に分離されたメモリセルアレイを備えていること を特徴とする半導体メモリ装置。

【請求項2】 メモリセルアレイは、同時に感知される ノーマルピット及びパリティピットの1ピットずつに対 し独立的に動作するようにされたストリング選択線及び ワード線を有するローデコーダによって分離されている 請求項1記載の半導体メモリ装置。

【請求項3】 同時に感知されるノーマルビット数は2 n (n=2、3、4、5、…) であり、パリティビット数はこのノーマルビット数より少なくされている請求項1又は請求項2のいずれかに記載の半導体メモリ装置。

【請求項4】 ノーマルビット及びパリティビットを使用してECC回路により誤り訂正動作を行うようにされた半導体メモリ装置において、

1度のアクティブ周期のとき同時に感知されるノーマルビット及びパリティビットの1ビットずつに対し独立的に動作するようにされたストリング選択線及びワード線を有するローデコーダを備えていることを特徴とする半導体メモリ装置。

【請求項5】 同時に感知されるノーマルビット及びパリティビットの1ビットずつに対応するようにしてローデコーダにより電気的に分離されたメモリセルアレイを備えている請求項4記載の半導体メモリ装置。

【請求項6】 ノーマルビット用のノーマルビットアレイとパリティビット用のパリティビットアレイとを有するようにされた半導体メモリ装置において、

ノーマルピットアレイ及びパリティピットアレイが、データアクセス動作時に同時に感知されるノーマルピット及びパリティピットの1ピットずつに対応するようにしてローデコーダにより電気的に分離されていることを特徴とする半導体メモリ装置。

【請求項7】 ローデコーダは、同時に感知されるノーマルビット及びパリティビットの1ビットずつに対し独立的に動作するようにされたストリング選択線及びワード線を有している請求項6記載の半導体メモリ装置。

【請求項8】 ECC回路を有する半導体メモリ装置の メモリセルアレイの配置方法において、

多数のデータを貯蔵する第1のメモリセルアレイと、この第1のメモリセルアレイに隣接し、多数のデータを貯蔵する第2のメモリセルアレイと、これら第1のメモリセルアレイと第2のメモリセルアレイとの間に設けられ、各メモリセルアレイにつき独立的に動作するストリング選択線及びワード線を有するローデコーダとを少なくとも備え、

1 度のアクティブ周期のとき同時に感知されるデータが、前記各ストリング選択線及びワード線によりそれぞれ選択されるようになっていることを特徴とする半導体メモリ装置のメモリセルアレイの配置方法。

【請求項9】 ローデコーダが選択できるメモリセルアレイの数は、多くても2つである請求項8記歳の半導体メモリ装置のメモリセルアレイの配置方法。

【請求項10】 第1のメモリセルアレイ及び第2のメモリセルアレイは、それぞれノーマルビット用のノーマ 10 ルピットアレイとされる請求項8記载の半導体メモリ装置のメモリセルアレイの配置方法。

【請求項11】 第1のメモリセルアレイ及び第2のメモリセルアレイは、それぞれパリティビット用のパリティビットアレイとされる請求項8記載の半導体メモリ装置のメモリセルアレイの配置方法。

【請求項12】 第1のメモリセルアレイがノーマルピット用のノーマルピットアレイとされ、第2のメモリセルアレイがパリティピット用のパリティピットアレイとされる請求項8記載の半導体メモリ装置のメモリセルアレイの配置方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体メモリ装置、特に単(single)ピット欠陥、ピット線上の欠陥及びワード線上の欠陥の救済(repair)を可能とするECC(Error Checking and Correcting) 回路を有する半導体メモリ装置に関する。

[0002]

【従来の技術】通常、高集積半導体メモリ装置では、そ30 の歩留りを向上させるため、冗長(Redundancy)回路又は ECC回路を内蔵して欠陥を救済する方法が広く使用されている。この冗長回路を用いる場合、ピット線上の欠陥及びワード線上の欠陥をすべて救済することができるが、ウェーハの工程後に付随的に工程を追加しなければ ならないだけでなく、読出し専用メモリ(ROM)等のメモリ装置には使用し難い。

【0003】一方、ECC回路は、入力時に入力データ (ノーマルデータ) によりパリティ(parity)データを発生させてこれらノーマルデータ及びパリティデータをす べて貯蔵し、出力時に貯蔵されたパリティデータとそ 比較して誤りを検出し訂正するようになっている。 EC C回路によるnビット誤り点検及びnビット誤り訂正動作を行うデータからnビット以下の欠陥が検出される と、その検出されたビット欠陥を教済できるが、同時に感知されるデータからn+1ビット以上の欠陥が検出されるときには、欠陥の教済が不可能となる。

【0004】このとき、例えばn=1の場合、ノーマル 50 ビット数に応じて必要なパリティビット数は、この分野

でよく知られているように、ハミングコード(Hamming c ode)によって決定される。これを次式に示す。

 $2^{k} \ge m + k + 1$ (1)

ここで、mはノーマルピット数であり、kはパリティビ ット数である。式(1)によると、ノーマルピット数が 8個の場合はパリティピット数は4個必要で、ノーマル ピット数が16個の場合にはパリティピット数は5個必

【0005】このようなECC回路を適用する場合、パ リティセルの追加によるチップサイズの増加、訂正回路 による動作速度低下等の短所があるが、素子の集積度が 増加すればする程、ECC回路を使用することによる信 頼性及び歩留り向上の長所の重みが増し、短所を補うに 十分な効果を奏する。

【0006】図5に、従来技術によるECC回路を使用 した半導体メモリ装置の例を示し、そして図6に、図5 に示すサブアレイDO、D1、…、DNの接続関係を表 す構成図を示す。また、図7は図6に示す回路の詳細な 回路図である。

り "FAULT TOLERANT MEMORY" の名称で特許出願され、 1987年9月8日付けで特許発行された米国特許番号 第4,692,923号に詳細に開示されている技術で

【0008】サプアレイD0~DNの各構成は、それぞ れ多数のメモリセルが集まって形成されるスタックセッ ト(stack set) N (N=0~N) が、多数集まって1つ のサブアレイを構成するようになっている。このスタッ クセットは、2つのストリングの組合せで構成される。 ここで、図5及び図7を参照してバンク選択線N~N+ 3の動作を説明する(尚、バンク選択線は一般のストリ ング選択線と同じ意味である)。バンク選択線Nは、サ プアレイD0ではスタックセット0を、サブアレイD1 ではスタックセット1を、サブアレイDNではスタック セットNをそれぞれ選択する。そして、サブアレイD1 のスタックセット0を選択するバンク選択線はサブアレ イを交差してサプアレイDN-1のスタックセットNに 連結される。このような構成に従って、ワード線上の欠 陥が発生するとECC回路によりその欠陥を救済するこ とができる。

【0009】この特許の明細書で詳細に説明されている ように、図5万至図7に示すような構成を用いること で、チップ内の占有面積を減少させられる一方で、より 性能の向上したECC回路を提供でき、製造上の欠陥に よる影響を制御できる能力をもつメモリ装置の提供が可

【0010】しかし、この公知技術には次にあげるよう な問題がある。第1に、ワード線上の欠陥は救済できる が、バンク選択線上の欠陥は救済できない。すなわち、 例えばパンク選択線Nとパンク選択線N+1との短絡等 50 る。

の欠陥が生じると、そのバンク選択線が連結されている すべてのサブアレイで誤情報が発生することになってし まうが、この欠陥を救済することはできない。

【0011】第2に、1本のバンク選択線がすべてのサ プアレイの選択トランジスタと相互に連結されているた め、パンク選択線の負荷が大きくなり、高集積半導体メ モリ装置に適用する場合にその負荷の重みが重大な問題

【0012】第3に、上述のようにいくつかのバンク選 10 択線は、サブアレイと交差して他のサブアレイのスタッ クセットに連結されるので、レイアウトが難しいうえ、 マスク工程が増加する。

【0013】第4に、図7に示すバスロー信号0、1が 電源電圧Vcc又は接地電圧Vssに変化するため消費 される電力が大きく、また動作速度が遅くなる。すなわ ち、図7に示すように、偶数ローバス線 (EVEN ROW BUS LINE) のパスロー信号 O は、パス負荷リミッタ 2 のデ プレッション形トランジスタを通じてワード線WL3 1、WL32に伝わり、同様に奇数ローバス線のバスロ 【0007】図5に示すのは、Alan D. Poeppelmanによ 20 一信号1はワード線WL41、WL42に伝わるように されている。したがって、バスロー信号0及びバスロー 信号1が電源電圧Vcc又は接地電圧Vssに変化すれ ば、これらの伝わる全てのワード線の電位も電源電圧V c c 又は接地電圧V s s に変化する。半導体メモリ装置 の高集積化に伴いバスロー信号0及びバスロー信号1の 伝わるワード線の数も増加するため、特に高集積の半導 体メモリ装置でバスロー信号0及びバスロー信号1の電 位が電源電圧Vcc又は接地電圧Vssに変化する場 合、非常に大きな電力が消費されることになるだけでな く、それにより動作速度が遅くなるという問題がある。

[0014]

30

【発明が解決しようとする課題】したがって本発明の目 的は、集積度が増加すればする程ECC回路の動作効果 も増大するような半導体メモリ装置を提供することにあ

【0015】また本発明の他の目的は、チップの歩留り が大きく向上し、そして信頼性の高い半導体メモリ装置 を提供することにある。

【0016】さらに本発明の他の目的は、チップの歩留 40 りが大きく向上し、そして信頼性の高いECC回路を備 えた半導体メモリ装置を提供することにある。

【0017】本発明のまた他の目的は、ECC回路を内 蔵する半導体メモリ装置について、ワード線に関連した 欠陥を容易に救済できるようにされた半導体メモリ装置 を提供することにある。

【0018】さらに本発明のまた他の目的は、半導体メ モリ装置において、ECC回路の使用だけで単ビット欠 陥、ピット線及びワード線に関連した欠陥の救済効率を 高められるような半導体メモリ装置を提供することにあ

5

【0019】本発明のさらにまた他の目的は、ECC回 路だけを使用して単ピット欠陥、ピット線及びワード線 に関連した欠陥の救済効率を大きく高められるような半 導体メモリ装置のメモリセルアレイの配置方法を提供す ることにある。

[0020]

【課題を解決するための手段】このような目的を達成す るために本発明は、ノーマルビット及びパリティビット を使用してECC回路により誤り訂正動作を行うように された半導体メモリ装置において、1度のアクティブ周 期のとき同時に感知されるノーマルビット及びパリティ ピットの1 ピットずつに対応させて電気的に分離された メモリセルアレイを備えていることを一つの特徴として いる。また、このような半導体メモリ装置のメモリセル アレイを、同時に感知されるノーマルピット及びパリテ イビットの1ビットずつに対し独立的に動作するように されたストリング選択線及びワード線を有するローデコ ーダによって分離することを特徴とする。

【0021】さらに、ECC回路を有する半導体メモリ 装置のメモリセルアレイの配置方法について、メモリセ 20 ルアレイをローデコーダにより電気的に分離して配置す るようにし、1つのローアドレス信号によって同時にす べてのローデコーダを動作させ、そして各ローデコーダ がもつ各メモリセルアレイにつき独立的に動作するスト リング選択線及びワード線のそれぞれが、ノーマルピッ ト又はパリティピットを1ビットずつ選択するようにし てメモリセルアレイを配置する配置方法とすることを特 徴とする。

【0022】尚、ストリング選択線及びワード線を独立 的に動作させる方法は、ローデコーダに限られるもので はなく、適宜にその他の、例えば中継器(Repeater)のよ うなものにしてもよい。

[0023]

【実施例】以下、本発明の好適な一実施例を添付の図面 を参照して説明する。図1は、本発明による半導体メモ リ装置の一実施例を示すブロック図であり、 8 ピットの ノーマルピットと4ピットのパリティビットの構成をも つECC回路付きメモリ装置を示している。この例で は、メモリセルアレイ40を、ノーマルビットで構成さ れる8個のノーマルビットアレイ (サブアレイ) D0~ D7と、パリティビットで構成される4個のパリティビ ットアレイ (サブアレイ) PO~P3とに分け、全部で 12プロックで構成している。

【0024】尚、本実施例におけるノーマルピットとパ リティピットの配置についてはランダムなもので、特に 図1の構成に限定されるものではなく、この例とは異な る構成としても本発明の目的を十分に達成できること は、当該分野で通常の知識を有する者なら容易に理解で きるであろう。すなわち、本発明では、互いに隣接する

間に(又は、ノーマルビットアレイとパリティビットア レイとの間に)ローデコーダを配置し、そして、同時に 選択され一度の誤り訂正動作を行うノーマルピット及び パリティビットの各ビットについて独立的に動作するス トリング選択線及びワード線が提供されることを大きな 特徴としている。

【0025】この例の半導体メモリ装置はさらに、外部 から印加されるローアドレス信号及びカラムアドレス信 号を中継してチップ内部に伝送するローアドレスパッフ 10 ァ 4 2 及びカラムアドレスバッファ 4 5 と、多数のワー ド線のうちの1本のワード線の選択、多数のストリング 選択線のうちの1本のストリング選択線の選択を行うた めのロープリデコーダ43と、多数のピット線のうちの 1本のピット線の選択を行うためのカラムプリデコーダ 46及びカラム選択器47と、選択されたメモリセルの 状態を判断するための12個のセンスアンプ及び感知さ れた12個のデータの中で1ビット以下の誤りを検出し て訂正するECC回路48と、訂正された8個の出力信 号を増幅してチップ外部に伝送するデータ出力パッファ 49と、出力パッド50とを備えている。

【0026】尚、本実施例においては、8個のノーマル ビットあたり4個のパリティビットを必要とする8ビッ トECC回路を使用しているが、この他にも、16ピッ トECC回路や32ピットECC回路、あるいはそれ以 上のものを使用することも可能である。

【0027】図2は図1に示したサブアレイD0及びD 1の詳細な回路を示す。チップ外部からアドレス信号が 入力されると、この入力されたアドレス信号によってビ ット線とローデコーダ51が選択される。ローデコーダ 51により各サプアレイD0、D1の任意の1つのメモ リセルが選択される。メモリセルアレイ内部の動作は、 ローデコーダ51に提供された各駆動器により1本のス トリング選択線SSLi (i=0~n) が選択され、1 つのストリングでまた1本のワード線WLi(i=0~ n) が選択される。このとき、1 つのローデコーダ51 の駆動器は他の駆動器と電気的に相互に分離されてお り、サブアレイD0及びD1は相互に異なる駆動器に連 結されている。それによって、サブアレイD0では1つ のメモリセルが選択される。また、同様の方法で各サブ 40 アレイで1つのメモリセルだけが選択される。

【0028】したがって、ストリング選択線SSLOと SSL1、又はワード線WLOとWL1が相互に短絡す る現象が生じても、これは誤り訂正動作を行うノーマル ピット及びパリティビットのうちのいずれか 1 ビットに だけ異常を生じることになるので、ECC回路により、 ストリング選択線SSLOとSSL1、又はワード線W LOとWL1の短絡による欠陥を救済できるようにな る。また、1つのストリング選択線及びワード線信号が 1つのサプアレイのうちの1つのメモリセルだけを選択 ノーマルビットアレイ間に、又はパリティビットアレイ 50 するので、負荷が小さくて高速化に有利であり、半導体

8

メモリ装置の集積度の増加にかかわらず負荷が増加する こともない。

【0029】図2に示す構成を参照して図1に示す装置 の動作を次に説明する。アドレス信号に応じて各ワード 線によりノーマルピットアレイD0~D7、パリティビ ットアレイPO~P3から選択された12個のデータの 中に1ピット以下の欠陥が発生した場合、ストリング選 択線及びワード線が各ビットについて独立的に動作する ようにされているので、ECC回路による救済が可能で ある。

【0030】すなわち、図示のように、ローデコーダ5 1によって、例えばサプアレイD0でストリング選択線 SSL1及びワード線WL1によって1つのメモリセル だけが選択され、サブアレイD1でもストリング選択線 SSL1及びワード線WL1によって1つのメモリセル だけが選択される。したがって、各々のサブアレイで1 つのメモリセルだけが選択されるので、ストリング選択 線やワード線の短絡が発生してもECC回路による救済 が可能となる。

ーダ51により選択される互いに隣接したノーマルビッ ト又はパリティビットのローアドレスが異なっていれ ば、完全に救済することができる。言い換えれば、メモ リセルアレイ内の多数のワード線で欠陥が発生しても、 ローアドレス信号が同じでなければ、ECC回路による 救済が可能である。

【0032】図3は、図2に示したようなノーマルピッ ト及びパリティビットとローデコーダとの接続関係の実 施例を示す。同図に示す構成で、ビット線とワード線に よって選択されるメモリセルを除いた構成はワード線デ コーダで、この技術は、本出願人により1989年11 月13日付けで出願された"半導体メモリ装置のワード 線デコーダ"と題する韓国特許出願番号第1989-1 6428号において、その動作特性と共に詳細に開示さ れている。尚、この他の改良されたワード線デコーダで あっても容易に本発明に適用できることは、この分野で 通常の知識を有する者であれば容易に理解できるであろ

【0033】図4に示すのは、本発明による半導体メモ リ装置の他の実施例のブロック図で、16ピットのEC 40 C回路の場合の例である。この図4の構成でも、ノーマ ルピットアレイD0~D15とパリティピットアレイP 0~P4の配置はランダムなもので、そして各ストリン グ選択線及びワード線によって選択されるビット数はそ れぞれ1個になる。このとき、ノーマルビット数が16 個なので、それによるパリティビット数は5個であり、 そして、この実施例では本発明の目的を容易に達成する

ためにローデコーダ51の数を12個として実施してい

【0034】図1及び図4に示した構成は、本発明の思 想に立脚して実現した最適の実施例であり、本発明に適 用されるローデコーダはこの他にも多様に実施すること が可能で、また、ECC回路を内蔵する半導体メモリ装 置すべてに使用できる。さらに、上記実施例では、半導 体メモリ装置がローデコーダによって独立的に動作する ストリング選択線及びワード線を有するように構成され ることを示したが、例えば中継器を使用しても同様に本 発明の目的を達成できることは、当該分野で通常の知識 を有する者には明白である。

[0035]

【発明の効果】以上述べてきたように本発明は、例えば 12個のデータブロックから成るメモリセルアレイの場 合、6個のローデコーダを使用して前記データプロック の12個のストリング選択線及びワード線が相互に独立 的に動作するようにすることで、単ピット欠陥、ビット 線上の欠陥、及びワード線上の欠陥までも救済が可能と 【0031】また、このような欠陥は、1つのローデコ 20 なる。そして、このようにECC回路だけを使用して大 部分の欠陥を救済できるので、従来の冗長回路を使用し た場合にあったチップサイズの増加を防ぐことができ る。また、冗長回路を使用する場合にあったウェーハエ 程後に不良セルを冗長用セルで救済することによるTA T(Turn Around Time)の増加を防ぐことも可能となる。 さらには、今後の64M、256M級以上の超高集積半 導体メモリ装置における高信頼性や歩留りの一層の向上 を保障できるだけでなく、その動作特性をも向上させる ことが可能となる。

【図面の簡単な説明】

【図1】本発明による半導体メモリ装置の実施例を示す ブロック図。

【図2】図1中のサブアレイの詳細を示す回路図。

【図3】図1及び図2に示す装置のローデコーダの実施 例を示す回路図。

【図4】本発明による半導体メモリ装置の他の実施例を 示すブロック図。

【図5】従来の技術による半導体メモリ装置の一例を示 すブロック図。

【図6】図5のサブアレイの連結関係を示すブロック

【図7】図6のサブアレイの詳細な回路図。


【符号の説明】

D0~D15 ノーマルピットアレイ


PO~P4 パリティピットアレイ

51 ローデコーダ


【図1】




[図2]




[図3]




【図4】



【図5】



【図6】



[図7]

